在如今網際網路社會，晶片基本上變得無處不在，計算機、手機和其他數字電器成為社會結構不可缺少的一部分。這是因為，現代計算、交流、製造和交通系統，包括網際網路，而這全都依賴於積體電路的存在，因為晶片是指內含積體電路的矽片。
很多學者認為有積體電路帶來的數字革命是人類歷史中最重要的事件。今天我們就來聊聊積體電路的發展史以及晶片的設計製造流程。
這裡，我們需要先搞懂這三個概念之間的區別。
積體電路（IC）就是在一塊極小的矽單晶片上，利用半導體工藝製作上許多晶體二極體、三極體及電阻、電容等元件，並連線成完成特定電子技術功能的電子電路。
積體電路
晶片是指內含積體電路的矽片，體積很小，常常是計算機或其他電子裝置的一部分。
晶片
半導體指常溫下導電效能介於導體與絕緣體之間的材料。
半導體材料
簡單理解來說，在半導體上鑲嵌多個相關聯的電路，然後封裝在管殼上就想成了積體電路。晶片就是半導體元件產品的統稱，是積體電路的載體。
晶片的設計生產流程
晶片設計生產極其複雜，並且投入巨大。這也是為什麼很少企業敢涉足半導體領域的原因。
晶片設計分為前端設計和後端設計，前端設計（也稱邏輯設計）和後端設計（也稱物理設計）並沒有統一嚴格的界限，涉及到與工藝有關的設計就是後端設計。
首先企業在研發的時候，需要制訂好晶片規格，也就像功能列表一樣，包括晶片需要達到的具體功能和效能方面的要求。比如華為公司需要研發下一代的麒麟1020晶片，那麼晶片所要達到的功能與效能是怎麼樣的，這需要提前制定好，這樣研發人員才能拿出設計解決方案和具體實現架構，劃分模組功能。
晶片規格
接著就是設計晶片的細節了。這個步驟就像初步記下建築的規劃，將整體輪廓描繪出來，方便後續製圖。這個時候半導體研發人員就需要使用硬體描述語言（如Verilog HDL是世界上最流行的硬體描述語言之一）將模組功能以程式碼來描述實現，也就是將實際的硬體電路功能透過硬體描述語言描述出來，形成暫存器傳輸級程式碼。
32 bits 加法器的 Verilog 範例
硬體描述語言是電子系統硬體行為描述、結構描述、資料流描述的語言。利用這種語言，數位電路系統的設計才可以從頂層到底層（從抽象到具體）逐層描述自己的設計思想，用一系列分層次的模組來表示極其複雜的數字系統。
一旦形成了程式碼，這個時候就需要透過模擬驗證來檢驗編碼設計的正確性，檢驗的標準就是第一步制定的規格。看設計是否精確地滿足了規格中的所有要求。規格是設計正確與否的黃金標準，一切違反，不符合規格要求的，就需要重新修改設計和編碼。
利用NC-Verilog模擬驗證
設計和模擬驗證是反覆迭代的過程，直到驗證結果顯示完全符合規格標準。很多沒有經驗初入半導體行業的公司往往在這步就已經摺戟沉沙來！
模擬驗證透過之後進行邏輯綜合。邏輯綜合的結果就是把設計實現的硬體描述語言程式碼翻譯成門級網表（網表是一類專業的、高效的資訊化系統製作工具）。綜合需要設定約束條件，就是你希望綜合出來的電路在面積，時序等目標引數上達到的標準。
控制單元合成後的結果
邏輯綜合需要基於特定的綜合庫，不同的庫中，閘電路基本標準單元的面積，時序引數是不一樣的。所以，選用的綜合庫不一樣，綜合出來的電路在時序，面積上是有差異的。一般來說，綜合完成後需要再次做模擬驗證（這個也稱為後模擬，之前的稱為前模擬）。
利用Design Compiler進行邏輯綜合
然後再進行驗證，在時序上對電路進行驗證，檢查電路是否存在建立時間和保持時間的違例，這個步驟叫靜態時序分析；最後還要再進行驗證，它是從功能上（STA是時序上）對綜合後的網表進行驗證。
時序設計軟體primetime
這樣之後才會得到晶片的門級網表電路，而這僅僅還只屬於晶片設計中的前端設計。
而到了後端設計，就要開始可測性設計。晶片內部往往都自帶測試電路，可測性設計的目的就是在設計的時候就考慮將來的測試。如果通過了可測性設計，那就可以進行佈局規劃了，佈局規劃能直接影響晶片最終的面積。
利用DFT Compiler進行邊界掃描
Astro佈局佈線流程
佈局規劃完成後就需要對時鐘訊號單獨佈線，再進行普通訊號佈線，包括各種標準單元（基本邏輯閘電路）之間的走線。
Design Compiler進行時樹鍾綜合
佈線之後，對寄生引數提取，由於導線本身存在的電阻，相鄰導線之間的互感，耦合電容在晶片內部會產生訊號噪聲，串擾和反射。這些效應會產生訊號完整性問題，導致訊號電壓波動和變化，如果嚴重就會導致訊號失真錯誤。提取寄生引數進行再次的分析驗證，分析訊號完整性問題是非常重要的。
基於CCI的寄生引數提取流程
最後再對完成佈線的物理版圖進行功能和時序上的驗證，後端設計就完成，當然了，實際的晶片設計工序會遠遠比上面提到的複雜。
整體流程如下
透過這次描述你就會就很清楚 IC 設計是一門非常複雜的專業，也多虧了電腦輔助軟體的成熟，讓 IC 設計得以加速。IC 設計廠十分依賴工程師的智慧，這裡所述的每個步驟都有其專門的知識，皆可獨立成多門專業的課程，
完成後端設計可以進行晶片製造了。晶片製造中，晶圓必不可少，從二氧化矽（SiO2）礦石，比如石英砂中用一系列化學和物理冶煉的方法提純出矽棒，然後切割成圓形的單晶矽片，這就是晶圓。
從矽棒上切下的晶圓片
晶圓是製造各式電腦晶片的基礎。我們可以將晶片製造比擬成用積木蓋房子，藉由一層又一層的堆疊，完成自己期望的造型（也就是各式晶片）。然而，如果沒有良好的地基，蓋出來的房子就會歪來歪去，不合自己所意，為了做出完美的房子，便需要一個平穩的基板。對晶片製造來說，這個基板就是晶圓。
晶圓要經過金屬濺鍍、塗布光阻、蝕刻技術、光阻去除等過程將微型電路覆蓋到表面上，這樣一塊晶圓上就會形成很多的積體電路晶片。
蝕刻、光照的原理圖。利用晶片公司設計好的電路圖，紫外線透過光刻膠在晶圓片上覆蓋微型電路
半導體企業提到的 CPU 製程這個概念，其實就是晶圓板上微型電路之間的間距，從最早的 3 微米到現在的 10 奈米、7 奈米等。之所以製程會減少，縮小製程的用意，是想在更小的晶片中塞入更多的電晶體，讓晶片不會因技術提升而變得更大；其次，可以增加處理器的運算效率；再者，減少體積也可以降低耗電量；最後，晶片體積縮小後，更容易塞入行動裝置中，滿足未來輕薄化的需求。但是製程越減少，所面臨的難度以及所需要的投入、技術也就會越來越高。
晶圓表面
而隨著工藝的進步，晶圓片的大小也隨著技術的發展在增加，從原先的 2 寸、4 寸、6 寸、8 寸到現在 16 寸大小的晶圓片。
2 寸、4 寸、6 寸、8 寸晶圓片
那製程減少，晶圓片的尺寸又增大，意味著同一塊晶圓上能放入更多的電路，最後切割出更多的晶片，晶片的成本也會進一步降低。
晶圓表面
形成了積體電路晶片之後，最後還要透過嚴格的測試、切割，然後進行封裝，因為一顆晶片相當小且薄，如果不在外施加保護，會被輕易的刮傷損壞。此外，因為晶片的尺寸微小，如果不用一個較大尺寸的外殼，將不易以人工安置在電路板上。
常見積體電路（ic）晶片的封裝結構圖
完成封裝後，便要進入測試的階段，在這個階段便要確認封裝完的 IC 是否有正常的運作，正確無誤之後便可出貨給組裝廠，這個時候才形成了一枚最終可用的邏輯晶片——它可能是 CPU、也可能是手機裡負責行動通訊的基帶處理器或者幫助電腦連上 Wi-Fi 的那塊小晶片。
這就是晶片從設計到生產的過程，可以說極其複雜，每一個工序都需要進行專門的學習，在大學裡一個工序甚至需要學習一個多學期。可以說半導體行業極其需要人才、資金、裝置。
所以說半導體行業是最燒錢的行業，華為海思從04年到現在投入1000多億，才取得一些成果，就可見一斑！阿里的達摩院三年投入1000億。可以看一下，2017年半導體廠商研發投入，最低的都是百億人民幣起步！對於半導體行業大廠而言，砸個千億投入都是非常正常的！
中國晶片發展現狀
隨著 21 世紀的到來，中國在晶片領域開始了艱難的起步之路，如今，中國雖然在一些晶片領域突破了歐美的技術壟斷，比如海思鯤鵬 920 雖然是一款ARM處理器，但卻是由華為公司基於 7nm 工藝自主研發設計；還有常春藤 510 是展銳自主研發的 5G 晶片。中芯國際也已經掌握12奈米的生產技術。
但是在 AD 轉換晶片、CPLD/FPGA（複雜可程式設計邏輯器件與複雜可程式設計邏輯陣列）以及射頻晶片等領域，歐美依然處於技術壟斷階段。
另外，晶片製造業兩大至關重要的技術，蝕刻機和光刻機，在蝕刻機上我國已經攻克5nm技術，與歐美差距進一步縮小，但是在光刻機上，全世界只有荷蘭的 ASML 能夠製造頂級的光刻機。中國自主研發出世界首臺超分辨光刻機，才達到了22奈米，透過雙重曝光也才達到10奈米。目前超分辨光刻機制造的晶片元件，已在中國航天科技集團公司第八研究院、電子科技大學、四川大學華西醫院、中科院微系統所等多家科研院所和高校的重大研究任務中得到應用。
目前，中國晶圓代工廠中芯國際已經預定了一臺 ASML 極紫外光光刻機，價格 1。2 億美元，預定 2019 年交貨，而中芯國際也表示要在今年掌握 10 奈米工藝技術，縮小三星的差距。
而晶片設計工具EDA（電子設計自動化）。在積體電路發展的早期，人工即可完成積體電路設計。但隨著摩爾定律的推進，要完成單位平方毫米內上億個門級電路的晶片的設計，則必須透過EDA輔助工具進行晶片設計。像我們上面提到的模擬驗證、邏輯綜合、靜態時序分析等等這些前端、後端工序都需要使用到各類EDA工具。沒有EDA工具設計晶片，就相當於炒菜沒有鍋一樣！
利用EDA工具DXP拖線
目前國際上主要有三大積體電路EDA公司，分別是Synopsys，Cadence，Mentor Graphics。三家在EDA行業的市佔率幾乎形成壟斷，且均為美國公司。而目前能涵蓋整個晶片設計和生產環節的EDA提供商只有Cadence和Synopsys，蘋果、高通，以及英特爾等晶片生產能力排名靠前的廠商都需要向這兩家公司採購軟體和服務。
經過近20年的發展，中國形成了華大九天、廣立微、芯禾科技三大EDA巨頭。
但是它們與新思還有著明顯的差距，首先，國內的EDA廠商EDA產品並不齊全，尤其在數位電路方面，我們整個國內EDA產業在這個領域短板明顯。
總結來說，目前整個半導體產業，貫穿而下的大致產業鏈條是：原材料（晶圓廠）——用工具設計（EDA）——設計（Fabless）——加工製造（Foundry）。
中國雖然有完整的半導體產業鏈，但是在高階晶片、加工製造技術依然與西方有很大的差距，而這需要大量的資金投入以及人才支援，希望中國的半導體產業可以形成自己的半導體生態，大踏步發展。
關注小編，百科新視野
未完待續