集微網報道 要判斷一個行業在產業鏈中的不可替代性，往往要觀察市場下行的時期。按照研究公司Needham & Company公司的分析，全球半導體市場面臨下行壓力之時，EDA領域卻顯示出逆勢增長的韌性。
按照這個分析，晶片設計公司在行業景氣度下降的時候會盡量保持研發支出，為下一個景氣週期做好準備。同時，越來越多的廠商正力圖以先進封裝來實現技術突破，這就給相關產品的設計、模擬、驗證帶來更多挑戰。綜合而論，EDA產業將面對更大的需求。
這一觀點與2022集微峰會EDA/IP論壇上眾嘉賓的觀點不謀而合。國內EDA廠商的代表們也從多個角度指出晶片業變革帶給EDA行業的巨大挑戰和機遇，並就國產EDA行業的發展路徑進行了探討。
新挑戰給予EDA新生
進入到後摩爾時代，晶片的整合度和複雜度呈指數上升，來自AI和大規模計算的需求也不斷釋放，促使晶片設計難度越來越高。與之相應，EDA工具也必須不斷進化才能趕上時代的步伐。
華大九天科技股份有限公司副總經理郭繼旺認為EDA工具將面臨新工藝、新方法、新材料和新應用等四大方面的挑戰。
華大九天科技股份有限公司副總經理郭繼旺
首先，先進製程工藝步入5nm/3nm階段，晶片的整合度越來越高、規模越來越大，量子隧穿效應也會更加顯著。新工藝節點帶來的效能提升正在變小，設計將承擔更多提升晶片效能的責任，這就使得晶片設計行業對EDA各環節進一步改進功能、效能和容量提出了更嚴苛的要求。
具體而言，版圖資料量的增加對版圖工具的讀取效能、版圖資料整合、查詢以及操作等都提出了更高的要求；大規模數位電路設計可能包含上億門級單元和數百個工藝角，給時序功耗最佳化提出新挑戰；越來越大的電路規模，更加複雜的器件模型，指數級增長的寄生引數以及大量需要籤核的工藝角，將使得模擬變得更為費時。所以，晶片設計公司需要更強大、更高效的EDA工具來充分挖掘半導體工藝的潛能，來實現晶片設計效能的提升。
其次，面向擴充套件摩爾定律方向，由於積體電路製程工藝逼近物理尺寸極限，2。5D/3D封裝，芯粒（Chiplet）、晶上系統（SoW）等先進封裝成為了提高晶片整合度的新方向，並推動EDA方法學創新。這也使得晶片設計不再是單晶片的問題，而逐漸演變成多晶片系統工程。新的問題隨之出現，先進封裝中的大規模資料讀取顯示，高密度矽互連拼裝、高效能良率低功耗需求對EDA演算法引擎提出了更高的要求。
第三是新材料的使用，其中最為人熟知的就是第三代半導體材料。由於其具有的新特性，要求EDA工具在模擬、驗證等關鍵環節實現方法學的創新。“新材料器件建模比較複雜，一些高壓器件在溫度和壓力的變化下，整個引數是漂的，用傳統的CMOS模擬會出現不收斂的情況，給版圖設計和驗證帶來巨大挑戰。”郭繼旺表示。
最後是矽光晶片等新應用的出現。郭繼旺指出，由於矽光全流程是依託模擬全流程做起來的，在光電聯合模擬時也會出現結果不很準確的問題。
除此之外，
行芯科技有限公司CEO賀青提出先進工藝在器件微觀尺度和系統宏觀尺度從二維向三維的變化，使得傳統的二維建模方式無法滿足三維工藝需求，帶來三維複雜模型的建模挑戰。
行芯科技有限公司CEO賀青
賀青還指出，在先進工藝方面，因為廠商使用裝置不同，進行建模的時想達到同樣的器件特性，建模的方式發生也將發生很大的變化。因此，不同的FAB建模方式差異巨大，給EDA工具帶來全新的挑戰。
對於習慣於跟上摩爾定律節奏的EDA工具來說，全新的挑戰也帶來了全新的發展路徑，特別是與AI和雲技術相融合之後，將會有很大機率突破已有的瓶頸。
突破設計驗證的堡壘
對於國產EDA來說，不但要追蹤技術的前沿，還要實現巨頭環伺下的突破，驗證就是一個很好的突破點。
驗證已經貫穿了晶片設計的全流程，由於存在很高的技術壁壘和准入門檻，已經佔據晶片設計總成本的70%以上，對於力爭發展高階通用晶片的國內產業來說，驗證是必須要突破的領域。
與其他細分領域相同，驗證也面臨了多重全新挑戰。“一個大晶片之前需要一年半的時間tape out，現在可能要壓縮到一年，就是在一個很短的時間之內要去做更多的門級功能驗證，這是一個非常大的挑戰。”燧原科技資深架構師鮑敏祺認為，前端驗證正從單純的功能級向系統級、場景級驗證發展。
中興微電子有線系統部部長賀志強認為不同驗證工具的資料相容也是個棘手的問題，這主要源於不同EDA廠商工具的相容性和同一工具採用不同驗證手段所產生的相容性。
“希望把模擬、形式化驗證、原型驗證，除錯工具等形成一個完整的整體平臺，或是整體的驗證方法學，有機協調各個環節的驗證，極大減少在驗證上的投入。”電子科技大學電子科學與工程學院副教授黃樂天表示。
好訊息是，面對這些技術挑戰，國內EDA廠商正在迎難而上。在本次集微峰會上，就有多個廠商展示了最新的驗證工具。
國微思爾芯展示了“芯神瞳原型驗證解決方案”。該方案包含原型驗證硬體、軟體工具、深度除錯套件以及外接應用庫。多組合方案能夠為使用者提供多種容量範圍，並覆蓋各類 ASIC 以及 SoC 設計驗證需求，使使用者能夠在任何設計階段、不受任何地理位置約束地對任何容量的設計進行驗證。
芯華章帶來了從底層框架全新構建的智V驗證平臺。該平臺包括了邏輯模擬、形式驗證、智慧驗證、FPGA原型驗證系統和硬體模擬系統在內的五大產品系列，和智慧編譯、智慧除錯以及智慧驗證座艙等三大基座，對各類設計在不同場景的需求，都可以提供定製化的全面驗證解決方案，帶給產業更靈活、更豐富的解決方案。
同時，其他國內知名廠商也在近期密集釋出全新的驗證解決方案。比如，合見工軟釋出了一系驗證工具，包括新一代時序驅動的高效能原型驗證系統UniVista Advanced Prototyping System——可以快速自動化實現4-100顆VU19P FPGA級聯規模的晶片高效能原型驗證，以及高效易用的數字功能模擬除錯工具UniVista Debugge等。瞬曜電子則釋出高速模擬器ShunSim，定位介於Simulation、Emulation和FPGA Prototyping之間，填補了這塊驗證技術的空白。
這些驗證新品的集體出現，也反映了國產EDA正在逐步突破驗證技術的堡壘。
整合和協作推動產業發展
當今的國際EDA三巨頭都是透過不斷的併購而取得了今日的地位，那國內EDA廠商是否也應該走這條路呢？
EDA行業有很多在技術、功能或者演算法方面都很優秀的小公司，最終需要在大平臺下匯聚，這是併購成型的原因。郭繼旺因此認為，國內EDA行業要形成併購的基礎條件，需要依託三個平臺：產品平臺、客戶平臺和資本平臺。
“第一個平臺是產品平臺，你必須得有全流程的產品才可以進行併購。第二個是客戶平臺。新的產品出來以後，客戶不敢用，這就需要一個平臺性的公司，與很多客戶建立相當的信任感和配合度。最後則是資本平臺，它是支撐整個行業發展的最重要手段，透過吸引新的公司和新的團隊，實現平臺型公司的補全。”郭繼旺表示。
郭繼旺認為，“國內的EDA行業已經如火如荼地發展起來，這時候出現了融資難的問題，對於這個人才和資金高度密集的行業，整合併購就是接下來要發生的事了。”
芯源股份有限公司董事長兼總裁戴偉民也認同併購的意義，“對我們中國公司併購有好處，行業需要有創新，否則大公司覺得自己很安全，沒有新人挑戰。所以這個時候不要怕被併購。”
芯源股份有限公司董事長兼總裁戴偉民
芯華章科技股份有限公司首席市場戰略官謝仲輝認為併購必須要在自身有一定條件下才能進行，“有核心的技術和實力，再去做收購或者是跟別人做合併，這樣才不會產生1+1小於2的結果。”
芯華章首席市場戰略官謝仲輝
認同併購已經逐漸成為行業的共識。在不久前舉行的概倫電子股東大會上，公司營運長楊廉峰博士也表示，大方向看整合併購無疑將是一個主旋律。
不過，楊廉峰也坦言，當下的時間點對外延併購並不特別友好，因為一級市場大量資本湧入，已經使相關企業估值抬升至較高水平。
業界也有不少人士指出，併購只是補充有限短板的手段，不能成為公司技術根基的來源，國產EDA創新需要具備完全自主可控的技術架構和核心技術壁壘，否則未來必然會存在技術融合問題，為進一步發展帶來巨大阻礙。
因此，對於當前的國內EDA產業來說，協作才是最為主要的。
正如合肥市微電子研究院院長陳軍寧此前所呼籲，“希望國內的EDA公司能夠通力合作，互通有無，取長補短，共同努力，把我國的EDA產品做大做強，為積體電路產業發展做出我們應有的貢獻。”
（校對/張軼群）