2022年5月11日，EDA（積體電路設計工具）智慧軟體和系統領先企業芯華章正式釋出基於創新架構的數字驗證除錯系統——昭曉Fusion DebugTM 。該系統基於芯華章自主開發的除錯資料庫和開放介面，可相容產業現有解決方案，提供完善的生態支援，並具備易用性、高效能等特點，能夠幫助工程師簡化困難的除錯任務，有效解決難度不斷上升的設計和驗證挑戰。
在芯華章研討會暨產品釋出會上，芯華章科技軟體研發總監黃世傑詳細介紹了昭曉Fusion DebugTM產品的完整解決方案，並且用實際專案演示了工具的典型應用場景。合肥市微電子研究院院長陳軍寧、電子科技大學電子科學與工程學院副教授黃樂天、中興微電子有線系統部部長賀志強、平頭哥上海半導體技術IP驗證及軟硬協同驗證負責人張天放、燧原科技資深架構師鮑敏祺等行業專家與學者也受邀出席，共話半導體產業發展及驗證EDA技術趨勢。
談及前端驗證面臨的挑戰時，鮑敏祺表示：“一方面晶片驗證場景日益複雜，從單純的功能驗證到今天面對整個系統級、場景級的驗證；另一方面，面對激烈的市場競爭，晶片整合規模不斷擴大，研發週期卻不斷縮短，驗證的重要性日益突出。”
據瞭解，在典型的SoC晶片研發專案中，工程師通常需要花費四成左右的時間進行除錯，工程複雜且費時費力。好的除錯系統不僅可以確保專案的成功，更可以有效提高SoC晶片的設計和驗證效率，降低晶片設計成本。
作為國內率先發布的數字驗證除錯系統，昭曉Fusion DebugTM 的釋出填補了多項國產技術空白。相比於國際主流數字波形格式，芯華章的昭曉Fusion Debug TM 採用完全自研的高效能數字波形格式XEDB。該波形格式藉助創新的資料格式和架構，具備高效能、高容量、高波形壓縮比等特點，其提供的高效編碼和壓縮方案，在實際測試中可以帶來比國際主流數字波形格式超8倍的壓縮率。與其它商業波形格式相比，XEDB的讀寫速度快至3倍，並支援分散式架構，可充分利用多臺機器的物理資源來提升整體系統的效能，實測中表現出的波形寫入速度可以比單機模式提高5倍以上，這對複雜的軟硬體協同驗證與除錯至關重要。
在提供完整除錯解決方案的同時，昭曉Fusion DebugTM由創新的設計推理引擎和高效能分析引擎提供動力，能夠支援統一且高效能的編譯，快速載入模擬結果和訊號顯示，輕鬆進行訊號連線跟蹤和根本原因分析。根據實際專案資料顯示，在完整的設計及原理圖模組化載入中，昭曉Fusion Debug TM 的速度比其他商用EDA工具快至5倍，能滿足大規模SoC 設計除錯的需求，並大大提高了驗證效率，從而加速晶片設計創新。
Fusion DebugTM GUI介面
除了效能與效率上的突破，芯華章昭曉Fusion DebugTM 還針對行業實踐痛點，提供了不同於一般除錯工具的創新解決方案。
“在實際應用中，各個晶片的產品除錯特徵不同，對除錯會產生非常多樣化的細分需求。”張天放在談到一般除錯工具在應用中的挑戰時表示，“我們希望能夠在國產EDA工具裡面看到一些開放的介面，便於進行二次開發。”
對此，芯華章科技首席市場戰略官謝仲輝表示，“昭曉Fusion DebugTM提供豐富、可程式設計的資料介面，讓使用者可針對不同調試場景進行定製化，並能貫通芯華章智V驗證平臺及支援使用者現有的EDA工具，為使用者帶來更加客戶一體化的除錯解決方案，從而提供更加普惠的生態支援和使用者體驗。”
近年來，晶片設計的規模越來越大，摩爾定律逐漸走向極限，晶片驗證的難度也隨之提高。在談到下一代設計驗證工具時，陳軍寧與黃樂天均從不同角度指出，下一代EDA工具需要增強工具間的融合以及更智慧化，在減少人力投入的同時，進一步充分利用機器學習、雲計算等創新技術，從而提高晶片驗證與設計效率。
賀志強也表示：“國產EDA公司擁有高技術起點和貼近本地市場的優勢，能夠基於客戶的痛點進行開發，將經驗與解決方案整合到工具當中。作為國產 IC企業，中興是國產EDA工具天然的天使使用者，我們會全力支援國產EDA的發展。”
芯華章科技研發副總裁林揚淳表示：“昭曉Fusion Debug TM融合了先進的機器學習框架，帶來更高的驗證效率和更智慧化的操作體驗，致力於解決當前產業除錯方案缺乏創新、資料庫碎片化以及效能侷限等多重挑戰，讓晶片設計更簡單、更高效。”