（集微網報道）呈指數級上升的系統設計複雜度和上市時間的壓力，是晶片設計企業面臨的最大挑戰。唯一能夠解決的辦法就是加速設計週期，而這就需要強大的硬體模擬和原型驗證工具的參與。
洞察這一趨勢的Cadence公司推出了新一代的Cadence Palladium Z2 Enterprise Emulation企業級硬體模擬加速系統和Protium X2 Enterprise Prototyping企業級原型驗證系統，在第一代產品的基礎上，可為數十億門規模的片上系統（SoC）設計提供最佳的矽前硬體糾錯效率和最高的軟體除錯吞吐率。
緩解驗證壓力
“所有晶片設計的最終挑戰都來自於軟體。”Cadence亞太區系統解決方案資深總監張永專認為，軟體決定了晶片的開發成本和流程。
Cadence
亞太區系統解決方案資深總監張永專
“所以我們希望把軟體在流片之前就和晶片結合在一起，做到完整的驗證，這樣就要把軟體在專案開發的流程中前移。”他指出為此要做到兩點：一是透過硬體來加速模擬，二是引入原型驗證。
這兩種方法的關注點是不同的。張永專做出解釋：“在晶片設計專案的不同時間點，所用的工具是不一樣的。在前期的RTL程式碼驗證階段，會採用模擬加速的方式，而當設計已經有80%的成熟度時，軟體團隊開始介入，就會把設計遷移到原型驗證這個平臺，直到最後的Tape out。”
這種複雜的設計需求，正是Cadence推出
Palladium Z2
和
Protium X2
這對系統動力雙劍（
dynamic duo
）的原因。這個孿生雙擎
基於下一代
Cadence專為硬體模擬定製的
核心處理器和Xilinx UltraScale+ VU19P FPGA，將為客戶帶來2倍容量提升和1.5倍效能提升，以更少的時間為大規模晶片驗證完成更多次數的迭代。
據張永專介紹，動力雙劍可以在業界實現最快速的從模擬平臺到原型驗證平臺的遷移。“因為兩者有共同的編譯器，而且周邊的介面，如PCI、USB等都可以實現通用。”
NVIDIA公司硬體工程高階總監Narendra Konda就表示：“採用結合Cadence Palladium Z2和Protium X2系統的通用前端流程，我們可以最佳化功能驗證（verification）、功能確認（validation）和矽前軟體初啟的工作負載分佈。得益於增加2倍的可用容量、提升50%的吞吐率以及更快的模組化編譯迴圈，我們可以按時完成對最複雜GPU和SoC設計的全面驗證。”
這裡面提到了模組化編譯技術，正是採用了這種技術，使得100億門的SoC編譯可以在Palladium Z2 系統10小時內即可完成，Protium X2系統也僅需不到24小時就可以完成。
據介紹，以往很多公司要做原型驗證，需要十幾個人同時把FPGA拼接到一起才能完成，使用了新平臺可以大幅節省人力。
AMD、ARM、Xilinx等公司也因為採用了動力雙劍（dynamic duo）而大幅提升了矽前驗證能力。
正如AMD公司全球院士、方法學架構師Alex Star所表示：“AMD成功的重要成果之一，就是加速晶片開發流程並最佳化AMD的左移戰略，採用Cadence Palladium Z2 和 Protium X2系統提升效能，在保證硬體模擬和原型驗證間功能性一致的基礎上，可以提升矽前工作負載的吞吐量。”
靈活、全面
提升晶片設計驗證的速度是Cadence的戰略所在。
因此，Cadence針對驗證全流程提供了四個關鍵引擎：Palladium Z2硬體模擬加速系統、Protium X2原型驗證系統、Xcelium Logic Simulation邏輯模擬器、JasperGold Formal Verification Platform形式化驗證平臺以及Cadence智慧驗證應用套件。
“使用這4個引擎驗證設計之時，可以把相關的大資料全部收集起來，讓整個工程團隊都知道驗證的進度，使得專案快速收斂。”張永專說。
Cadence的工具可以支援所有的硬體設計語言，包括Verilog、VHDL等。其還可以與外部的虛擬模型結合在一起，同時進行模擬，實現了同軟體模擬一樣的功能。此外，它還可以提供非常豐富的儲存器模型，比如DDR5、HBM、UFS等，因此可以覆蓋所有的數字晶片設計。
在針對AI或資料中心等特定應用場景進行開發時，只要掌握
Dynamic Duo
的使用時機和使用比例，就能得到最佳的效果。
張永專解釋：“比如開發一個AI晶片，要進行大量的向量、張量運算，就可能會以50%的時間來做硬體模擬，50%的時間來做原型模擬。”
針對現在最熱門的汽車電子晶片，除了MCU、功率器件等，Dynamic Duo也基本實現了覆蓋。張永專認為當今的汽車晶片日益複雜，需要強大的模擬驗證工具來支援，“並且，Cadence還提供了Camera Interface（相機介面）等在硬體加速器中，可以完全覆蓋汽車晶片功能上的要求。”
相比於市場上的同類產品，Cadence還為
Palladium
設計了專有的處理器，因為其架構是獨一無二的，所以能實現快速迭代以適應晶片設計的變化趨勢。同時，
Cadence還開放
了
人工智慧
資料庫
，
透過
提供一些簡單的介面，讓客戶能夠
將自己的資料彙總到資料庫中，共享到
人工智慧還有
機器學習所帶來的益處。
“如果客戶的晶片很大，跑的應用場景很長，就需要藉助這個加速器，如果晶片不大，就可以按實際需求購買小的容量，這也是非常適合小客戶的。”張永專最後補充道。
據悉，Palladium Z2 和Protium X2系統目前已在一些客戶中成功部署，並將在2021年第二季度向業內廣泛面世。
（校對/範蓉）