集微網訊息 近日，西門子數字工業軟體公司宣佈推出新的Symphony Pro平臺，基於原有的Symphony混合訊號驗證能力，進一步擴充套件功能，以應對複雜的混合訊號片上系統（SoC）的設計驗證挑戰。
根據官方公開訊息，該解決方案擴充套件了西門子久經考驗的Symphony平臺的強大混合訊號驗證功能，具有強大、全面和直觀的視覺化除錯座艙，可支援全新Accellera標準化驗證方法。此外，與傳統解決方案相比，該新方案的生產率提高了10倍。
Symphony Pro的一個關鍵特性是它的Visualizer除錯環境。Visualizer的流程由三個階段組成。首先是編譯階段，可以在其中獲取Verilog網表並對其進行編譯；第二階段是最佳化，透過工具丟棄所有冗餘資料的地方，只保留重要的設計資訊以最佳化設計；第三階段是模擬，在模擬階段應用激勵，執行模擬生成波形。
隨著下一代汽車、成像、物聯網、5G、計算和儲存等應用的不斷擴充套件，市場對下一代SoC中更多模擬和混合訊號內容的需求也逐漸增多。數字控制、數字校準和數字訊號處理技術在現代混合訊號晶片架構中的應用越來越多，不斷推動混合訊號驗證方法的正規化向更以數字為中心的方法轉變。
根據IBS Research的資料，在物聯網、通訊、汽車和工業控制領域，工程師正在做更多的混合訊號晶片，85%的設計是混合訊號。比如，在5G大規模MIMO無線電中將模擬訊號鏈與數字前端（DFE）混合，在雷達系統中製作數字射頻取樣資料轉換器，以及將模擬畫素讀出電路與數字影象相結合的影象感測器訊號處理。
混合訊號IC設計驗證是一項具有挑戰性的任務，因為驗證所需的模擬必須同時適應模擬模擬和數字模擬域。但是，在實際應用中，這兩個領域在很多方面都不同，數字裝置以離散值執行，而類比電路以連續域執行。
隨著半導體技術和工藝的不斷髮展，晶片的整合度越來越高，這意味著位於同一IC上的模擬和數字模組比以往任何時候都更加普遍，而這正是Symphony Pro的意義所在。
（校對/李曉延）